तो मैं ईडीए प्लेग्राउंड पर 32-बिट एएलयू के लिए वीएचडीएल लिखने की कोशिश कर रहा हूं, लेकिन मुझे कुछ त्रुटि संदेश मिलते हैं जो मुझे काफी नहीं मिलते हैं, और मुझे नहीं पता कि उन्हें कैसे ठीक किया जाए, क्या कोई मदद कर सकता है? मैं समझ नहीं पा रहा हूं कि त्रुटियां कहां हैं, और मुझे नहीं पता कि उन्हें ठीक ....
11 फरवरी 2021, 22:48
मैं टेस्टबेंच के रूप में कोकोटब के साथ कुछ ईडीए उपकरण परीक्षण कर रहा हूं। मैं समस्या के बिना icarus और verilator के साथ सिमुलेशन चला रहा हूं, हालांकि, Aldec के साथ मुझे "runsim.tcl" पर एक समस्या मिली है। कंसोल का आउटपुट है Welcome to VSIMSA! This message was printed from `startup.do' macro file. ....
21 अप्रैल 2020, 23:25
एक साधारण मॉड्यूल में मैंने 4-बिट सरणी रजिस्टर को परिभाषित किया है, और मैं इसका उपयोग 4-बिट सरणी आउटपुट को मान निर्दिष्ट करने के लिए करता हूं। आउटपुट 1-बिट तार की तरह कार्य करता है, भले ही इसे 4-बिट सरणी के रूप में परिभाषित किया गया हो। `timescale 1ns/1ps module test(input in, output w....
9 नवम्बर 2019, 04:27
संपादित करें: मैंने अभी जाली हीरे और अद्यतनों को फिर से स्थापित किया है, सक्रिय-एचडीएल स्वचालित रूप से स्थापित किया गया था, लेकिन सिमुलेशन अभी भी मुझे वही त्रुटि देता है। जब मैं पुस्तकालय macXO3 बदलता हूं; MachXO3.all का उपयोग करें; पुस्तकालय के लिए machXO2; MachXO2.all का उपयोग करें; यह संकलित....
7 फरवरी 2019, 18:53
मैं सक्रिय-एचडीएल में वेरिलॉग के साथ 4 बिट पूर्ण योजक लिख रहा हूं मुझे लगता है कि मेरा कोड और टेस्ट-बेंच सही है लेकिन योग और कोउट का मूल्य हमेशा तरंग में जेड होता है क्या कोई मेरी मदद कर सकता है। यह मेरा कोड और परीक्षण है -बेच module fullAdder(A, B, cin, sum, cout); input A,B,cin; outpu....
3 जिंदा 2019, 16:48
मैं अपने एफपीजीए डिज़ाइनों को अनुकरण करने के लिए सक्रिय-एचडीएल का उपयोग कर रहा हूं और मैं जानना चाहता हूं कि सिम्युलेटर में मेरे सिग्नल का प्रतिनिधित्व करने के लिए गतिशील रूप से जेनरेट किए गए तारों का उपयोग करना संभव है या नहीं। उदाहरण के लिए, मान लें कि मेरे पास 4-बिट std_logic_vector है जिसमें एक....
3 मार्च 2018, 08:51
मैं सक्रिय-एचडीएल में डिफ़ॉल्ट संपादक को माइक्रोसॉफ्ट विजुअल स्टूडियो में बदलना चाहता हूं और हर बार जब मैं सक्रिय-एचडीएल में फ़ाइल पर क्लिक करता हूं, तो बनाम-कोड उस फ़ाइल को खोलता है, मैं यह कैसे कर सकता हूं?....
25 जिंदा 2018, 01:45
मैं DFlipFlop संरचना को संकलित और अनुकरण करने के लिए active-hdl 10 का उपयोग करता हूं। मेरा कोड बिना किसी त्रुटि या चेतावनी के सफलतापूर्वक संकलित किया गया, लेकिन जब मैं इसका अनुकरण करता हूं, तो मेरे आउटपुट का अज्ञात मान होता है। (चित्र देखें) (बड़ा करने के लिए क्लिक करें) मैं बिना किसी समस्या के इ....
9 पद 2017, 19:28
मैं मैक्रो में SystemVerilog stringify ऑपरेटर, `" का उपयोग कर रहा हूं, जैसा कि नीचे दिया गया है। मामला जानबूझकर बग दिखाने के लिए रचा गया है: module my_test(); `define print(x) $fwrite(log_file, `"x`") `define println(x) $fwrite(log_file, `"x\n`") integer log_file; initial begin ....
27 सितंबर 2017, 23:29
मैं एफपीजीए पर लागू होने के लिए वीएचडीएल में एक लिफ्ट बनाने की कोशिश कर रहा हूं। इसमें 0-12 मंजिलें हैं, इसमें ऊपर/नीचे के लिए बटन हैं, यह इस बात पर निर्भर करता है कि आप किस दिशा में जाना चाहते हैं, और बटन अंदर हैं। मैं पहले जांच कर रहा हूं कि बाहरी बटन काम करते हैं, अंदर के लिए कार्यान्वयन समान ह....
मैं यहाँ 4 बिट ALU बना रहा हूँ मैंने इकाइयाँ घोषित की हैं entity ALU is Port ( a : in STD_LOGIC_VECTOR (3 downto 0);); end ALU; क्या आप कृपया समझा सकते हैं कि लॉजिक वेक्टर ऐरे वहां कैसे काम करता है, मेरा मतलब सिंटैक्स है a : in STD_LOGIC_VECTOR (3 downto 0); और भी संचालिका =>....
23 अगस्त 2016, 11:49